本书作为作者编写的《微机原理及接口技术》的配套教材, 包含该书各章节的知识要点、习题解答和汇编语言程序设计实验及微型计算机接口基本实验。本书介绍微机原理及接口技术课程所需的各类实验, 包括实验要求、实验目的、实验电路图、实验步骤和实验例程。对每一个实验都给出了较为详细的硬件原理图, 对实验需要的一些基础知识也进行了必要的补充。
前言
“微型计算机原理与接口技术”是高等院校非计算机专业学生，特别是工学各相关专业学生学习微型计算机基本知识和应用技能的课程。课程帮助学生掌握微型计算机的硬件组成原理，学会运用指令系统和汇编语言进行程序设计，了解C/C++与汇编语言混合编程的方法，掌握微型计算机接口的基本技术，为后续智能控制系统类课程的学习打下基础。实验教学是本课程的重要组成部分，是学生掌握程序设计方法和计算机控制系统电路设计的关键环节。
本课程实验采用的主要设备为伟福Lab 8000系列单片机仿真实验系统。所有实验内容均以此实验箱为基础。本书中的第3、4、6、7、8章安排了实验内容，每个实验都紧扣理论知识要点，采用由简到繁、步步深入的方法引导学生做实验。实验与实际应用相结合，充满趣味性，可充分调动学生的积极性。
本书第1、2章由郭威编写，第3、4、7章由侯彦利编写，第5章由赵永华编写，第6章由刘通编写，第8、9章由马爱民编写，全书由侯彦利统稿。
本书内容包括《微型计算机原理与接口技术》一书中各章节后的习题解答，仅供参考。
由于作者水平有限，书中难免存在不足之处，敬请读者批评指正。
编者2016年8月于吉林大学
第5章存储器5.1知 识 要 点〖*3/4〗1. 半导体存储器的分类半导体存储器的分类即随机读/写存储器(RAM)和只读存储器(ROM)。对于随机读/写存储器，又可分为静态随机读/写存储器和动态随机读/写存储器，静态随机读/写存储器的存储原理是利用双稳态触发器存储信息，动态随机读/写存储器的存储原理是利用电容存储信息。对于动态随机读/写存储器，由于电容泄漏电荷，存储单元的电荷需要定时补充，所以动态随机读/写存储器需要刷新。
2. 引脚
所有的存储器器件都有地址输入引脚、数据输出或者数据输入/输出引脚、从多片存储芯片中选定一个芯片的片选引脚，还有控制读/写操作的控制引脚。地址线接收的地址信息用于选择存储芯片内部的存储单元。数据线负责数据的输出或者输入/输出。芯片选择线用于选中该器件，或者说激活该器件。片选择线常被标识为片选、片使能或简称为选择，每个存储器件都有控制数据输入/输出的控制线，通常标记为OE、WE，低电平有效。
3. 常用芯片
常用的SRAM芯片有6116(2K×8b)、6232(4K×8b)、6264(8K×8b)、62128(16K×8b)、62256(32K×8b)和62512(64K×8b)等。
4. 芯片的应用
存储器芯片的应用就是将芯片正确地接入计算机系统。根据CPU要求的地址范围，将芯片上的各种信号与计算机系统的地址线、数据线和控制线连接在一起，存储器芯片就接入了计算机系统。
(1) 数据线的连接。系统中所有的数据线都必须和芯片的数据线直接关联，双方都[1][3]微型计算机原理与接口技术习题及实验指导第5章存储器[3][3]不能有剩余。如果芯片上的数据线和系统中的数据线的数量一致，则将它们一对一相连；如果芯片上的数据线少于系统中的数据线，如2114(1K×4b)只有4根数据线，则必须选用2片芯片组成一组，构成数据线为8根的存储器芯片组，才可以与8088 CPU相连。如果芯片上的数据线多于系统中的数据线，说明选择的芯片不合适，必须更换。
(2) 控制信号线的连接。存储器只有两种操作： 读和写。相应的与读/写有关的控制信号通常只有两个： 写允许和输出允许。它们应该分别与系统中的读/写控制信号相连。
(3) 地址线的连接。一般存储芯片上地址线的数量比计算机系统中的地址线少，所以将芯片正确地接入计算机系统，必须解决地址线不匹配的问题。芯片在接入系统中时，芯片上的地址线和系统中的低位地址线一对一相连，使CPU可以选择芯片内任一存储单元。系统中剩余的地址线在芯片中没有对应线，不能直接与芯片发生关联。
将一组输入信号转换为一个输出信号，称为译码。将系统中剩余的地址信号经过译码电路转换为一个输出信号，作为芯片的片选信号，称为地址译码。经过地址译码，系统中全部地址线都与芯片产生了关联，使芯片中每一个存储单元在系统的地址空间中都有*的一个物理地址。地址译码是存储器芯片应用的核心和关键。
地址译码的方法有全地址译码和部分地址译码。
5. 只读存储器
只读存储器ROM一般用于存放固定的程序，如BIOS。常用的只读存储器类型有掩膜式ROM、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)和闪存(Flash Memory)。
5.2习 题 解 答
1. 半导体存储器按照工作方式可分为哪两大类？它们的主要区别是什么？
解：
(1) 半导体存储器按照工作方式可分为ROM和RAM 。
(2) 它们之间的主要区别是ROM在正常工作时只能读出，不能写入。RAM则可读可写。断电后，ROM中的内容不会丢失，RAM中的内容会丢失。
2. 动态RAM为什么需要定时刷新？
解： DRAM的存储元以电容存储信息，由于存在漏电现象，电容中存储的电荷会逐渐泄漏，从而使信息丢失或出现错误。因此需要对这些电容定时进行刷新。
3. 存储器的地址译码方法有哪两种方式？
解： 存储器的地址译码方法有全地址译码和部分地址译码。
4. 设计一个4KB ROM与4KB RAM组成的存储器系统，芯片分别选用2716(2K×8b)和6116(2K×8b)，其地址范围分别为4000H～4FFFH和 6000H～6FFFH，CPU地址空间为64KB，画出存储系统与CPU的连接图。
解： 分析： 2716(2K×8b)11根地址线A0～A10
6116(2K×8b)11根地址线A0～A10
分别需要芯片的个数：
2716: 4K×8b/2K×8b=2
6116: 4K×8b/2K×8b=2
将地址展开成二进制： 4KB的ROM地址空间为4000H～4FFFH。A15 A14A13 A12
0100
0100
0100
0100 A11 A10 A9 A8
0000
0111
1000
1111A7 A6 A5 A4
0000
1111
0000
1111A3A2 A1 A0
0000
1111
0000
11112716(2K×8b)： 2片。
第1片地址范围： 4000H～47FFH。
第2片地址范围： 4800H～4FFFH。
4KB的RAM地址空间为6000H～6FFFH。A15 A14A13 A12
0110
0110
0110
0110 A11 A10 A9 A8
0000
0111
1000
1111A7 A6 A5 A4
0000
1111
0000
1111A3A2 A1 A0
0000
1111
0000
11116116(2K×8b)： 2片。
第1片地址范围： 6000H～67FFH。
第2片地址范围： 6800H～6FFFH。
利用CPU的剩余地址线A15～A11，使用3∶8译码器进行全地址译码，生成片选信号： Y0、Y1、Y4、Y5，为4个芯片使用。
存储系统与CPU连接图如图51所示。
图51第4题电路图
5. 试利用全地址译码将6264芯片接到8088 CPU系统总线上，使其所占地址范围为32000H～33FFFH。
解： 将地址范围展开成二进制形式如下。
0011 0010 0000 0000 0000
0011 0011 1111 1111 1111
6264芯片的容量为8×8KB，需要13根地址线A0～A12。而剩下的高7位地址应参加该芯片的地址译码。电路如图52所示。
6. 若采用6264芯片构成内存地址从20000H～8BFFFH的内存空间，需要多少个6264芯片？
解： 从20000H～8BFFFH的内存空间共有8BFFFH－20000H＋1＝6C000H(432K)个字节，每个6264芯片的容量8KB，故需432/8＝54个。
7. 设某微型机的内存RAM区的容量为128KB，若用2164芯片构成这样的存储器，需多少个2164芯片？图52第5题电路图
解： 每个2164芯片的容量为64K×1b，共需128/64×8＝16个。
8. 高速缓冲存储器的工作原理是什么？为什么设置高速缓冲存储器？
解：
(1) 高速缓冲存储器的工作原理是基于程序和数据访问的局部性原理。
(2) 设置高速缓冲存储器是为了缓解CPU和内存之间存取速度的矛盾，将当前正在执行的指令及相关联的后续指令集从内存读到Cache，使CPU执行下一条指令时从Cache中读取。Cache的存在使CPU既可以以较快的速度读取指令和数据，又不至于使微型计算机的价格大幅度提高。
9. 现有2个6116芯片，所占地址范围为61000H～61FFFH，试将它们连接到8088 CPU系统中。并编写测试程序，向所有单元输入任意一个数据，然后再读出与之比较，若出错则显示Wrong！，若全部正确则显示OK！。
解： 电路连接如图53所示。
图53第9题电路图
测试程序段如下。OKDB'OK!',$
WRONGDB'Wrong!',$
…
MOVAX, 6100H
MOVES, AX
MOVDI, 0
MOVCX, 1000H
MOVAL, 55H
REP STOSB
MOVDI, 0
MOVCX, 1000H
REPZSCASB
JZDISP_OK
LEA DX, WRONG
MOVAH, 9
INT21H
HLT
DISP_OK:
LEADX, OK
MOVAH, 9
INT21H
HLT
书单推荐
