三维（3D）集成是一种新兴的系统级集成封装技术，通过垂直互连将不同芯片或模块进行立体集成。《3D集成手册：3D集成电路技术与应用》对国内外研究所和公司的不同3D集成技术进行了详细介绍，系统阐述了不同工艺的设计原理和制作流程。《3D集成手册：3D集成电路技术与应用》旨在及时、客观地向工程师和学者们提供该领域的前沿信息，供相关科研人员及高等院校相关专业的研究生学习、参考与使用。

第1章 3D集成概述
1．1 引言
1．2 晶圆堆叠技术的发展
1．3 3D封装与3D集成
1．4 非TSV的3D叠层技术
1．4．1 Irvine传感器
1．4．2 超薄芯片叠层（UTCS）（IMEC，CNRS，U．Barcelona）
1．4．3 富士通公司
1．4．4 Fraunhofer/IZM研究所
1．4．5 3D Plus公司与Leti公司
1．4．6 东芝公司系统封装模块
参考文献
第2章 3D集成的驱动力
2．1 引言
2．2 电性能
2．2．1 信号传输速度
2．2．2 存储器的延迟
2．3 功耗与噪声
2．3．1 噪声
2．4 外形尺寸
2．4．1 非易失性存储器技术：闪存
2．4．2 易失性存储器技术：静态随机存取存储器（SRAM）与动态随机存取存储器（DRAM）
2．4．3 CMOS图形传感器
2．5 低成本
2．6 应用驱动
2．6．1 微处理器
2．6．2 存储器
2．6．3 传感器
2．6．4 现场可编程逻辑门阵列（FPGA）
参考文献
第3章 3D集成工艺技术概述
3．1 3D集成技术概述
3．1．1 硅通孔技术（TSVs）
3．1．2 晶圆减薄
3．1．3 晶圆／IC对准键合
3．2 工艺流程
3．3 3D集成技术
3．3．1 TSV制作
3．3．2 载体晶圆的临时键合
3．3．3 减薄工艺
3．3．4 对准与键合
参考文献

第一篇 硅通孔制作
第4章 硅通孔的深反应离子刻蚀（DRIE）
4．1 引言
4．1．1 实现硅片贯穿互连技术的深反应离子刻蚀
4．1．2 DRIE的技术状态与基本原理
4．1．3 Bosch工艺
4．1．4 通孔制备方法的选择
4．2 DRIE设备及特征
4．2．1 高密度等离子体反应器
4．2．2 等离子体化学
4．2．3 等离子体诊断和表面分析
4．3 DRIE工艺
第二篇 晶圆减薄与键合技术
第三篇 集成过程
第四篇 设计、性能和热管理
第五篇 应用