本书介绍了数字电路基础和数字系统设计方法、手段及工具等。全书共十三章，包括：数制和码制、逻辑代数、CMOS门电路、组合逻辑电路、锁存器、触发器和寄存器、同步时序电路、半导体存储器和可编程逻辑器件、可编程逻辑器件开发工具Quartus Prime、硬件描述语言VHDL基础、用VHDL描述数字电路模块、寄存器传输级设计、一个简单的可编程处理器、模数和数模转换。

本书可作为高等院校电子信息类、电气类、自动化类、计算机类及其他相关专业数字电路与系统设计数字系统设计数字电路数字电路与逻辑设计数字电子技术等课程的教材和教学参考书，也可作为相关工程技术人员的参考书。

何晶，博士，中国传媒大学信息与通信工程学院教授，长期从事数字电路与系统设计等课程教学和研究工作.

1 数制和码制

1.1 几种常用的数制

1.1.1 r进制

1.1.2 二进制

1.1.3 八进制

1.1.4 十六进制

1.2 数制之间的转换

1.2.1 十进制转换为二进制

1.2.2 2K进制之间的转换

1.2.3 基本二进制算术运算

1.3 有符号的二进制数

1.3.1 符号位-数值

1.3.2 有符号的补码

1.3.3 有符号补码的加减法

1.4 溢出

1.5 几种常见的二进制编码

1.5.1 BCD码

1.5.2 ASCII码

1.5.3 格雷码

习题

2 逻辑代数

2.1 基本逻辑运算和逻辑门

2.1.1与运算

2.1.2或运算

2.1.3非运算

2.1.4与非和或非运算

2.1.5异或和同或运算

2.2 逻辑代数基本定理

2.3 逻辑代数基本规则

2.3.1 代入规则

2.3.2 反演规则

2.3.3 对偶规则

2.4 常用逻辑代数公式

2.5 逻辑函数的表示方法和逻辑化简

2.6 逻辑函数的两种标准表达形式

2.6.1 小项和小项的和

2.6.2 项和项的积

2.6.3 小项表达式和项表达式之间的关系

2.7 逻辑函数不同表示方式间的转换

2.7.1 真值表与逻辑函数式间的转换

2.7.2 逻辑函数式和逻辑电路图之间的转换

2.7.3 真值表到波形图

2.8 卡诺图化简

2.8.1 卡诺图

2.8.2 由逻辑函数画出卡诺图

2.8.3 用卡诺图化简逻辑函数

2.8.4 有无关项逻辑函数的化简

习题

3 CMOS门电路

3.1 逻辑值的表示

3.2 MOS管结构和工作原理

3.3 NMOS门电路

3.4 CMOS门电路

3.4.1 CMOS反相器

3.4.2 CMOS门电路

3.5 传输门和三态缓冲器

3.6 CMOS门电路的传播延时和功耗

3.6.1 传播延时

3.6.2 功耗

习题

4 组合逻辑电路

4.1 概述

4.2 组合逻辑电路的分析和设计方法

4.2.1 组合逻辑电路分析方法

4.2.2 组合逻辑电路设计方法

4.2.3 常用的基本逻辑功能

4.3 多路选择器

4.3.1 多路选择器设计

4.3.2 多路选择器的级联

4.3.3 用多路选择器实现逻辑函数

4.4 编码器

4.4.1 普通二进制编码器

4.4.2 优先编码器

4.5 译码器

4.5.1 二进制译码器

4.5.2 用小译码器实现大译码器

4.5.3 用二进制译码器实现逻辑函数

4.5.4 七段数码管显示译码器

4.6 比较器

4.7 加法器

4.7.1 自顶向下的设计

4.7.2 半加器和全加器

4.7.3 进位传播加法器

4.7.4 提前进位加法器

4.7.5 加减法器

4.8 竞争和冒险

习题

5 锁存器、触发器和寄存器

5.1 SR和锁存器

5.1.1 SR锁存器

5.1.2锁存器

5.2 门控SR锁存器

5.3 D锁存器

5.4 主从边沿触发器

5.4.1 主从边沿D触发器

5.4.2 带异步复位和置位的D触发器

5.5 寄存器

5.6 移位寄存器

5.6.1 基本移位寄存器

5.6.2 具有并行访问功能的移位寄存器

5.6.3 双向移位寄存器

习题

6 同步时序电路

6.1 概述

6.2 同步时序电路分析

6.2.1 输入方程（次态方程）和输出方程

6.2.2 状态转换表

6.2.3 状态转换图

6.3 同步时序电路设计

6.3.1 同步时序电路设计方法

6.3.2 设计举例：Moore机

6.3.3 设计举例：Mealy机

6.3.4 状态的编码

6.4 计数器

6.4.1 同步模递增计数器

6.4.2 同步模双向计数器

6.4.3 同步BCD计数器

6.5 移存型计数器

6.5.1 环形计数器

6.5.2 扭环计数器

6.6 计数器的应用

6.6.1 分频器

6.6.2 序列信号发生器

6.7 有限状态机FSM

6.7.1 状态机图

6.7.2 设计举例：序列检测

6.7.3 设计举例：边沿检测

6.8 同步时序电路的时序分析

6.8.1 触发器基本时序参数

6.8.2 时序分析

习题

7 半导体存储器和可编程逻辑器件

7.1 概述

7.1.1 存储器基本概念

7.1.2 存储器的分类

7.2 只读存储器

7.2.1 ROM结构

7.2.2 各种类型ROM

7.3 随机访问存储器

7.3.1 静态随机访问存储器

7.3.2 动态随机访问存储器

7.4 存储器容量的扩展

7.4.1 位扩展

7.4.2 字扩展

7.5 可编程逻辑器件

7.5.1 可编程逻辑器件概念

7.5.2 简单可编程逻辑器件

7.5.3 复杂可编程逻辑器件

7.5.4 现场可编程门阵列

习题

8 可编程逻辑器件开发工具Quartus Prime

8.1 可编程逻辑器件设计流程

8.2 Quartus使用

8.2.1 Quartus简介

8.2.2 新建一个工程

8.2.3 设计输入

8.2.4 编译

8.2.5 引脚分配

8.2.6 仿真

8.2.7 编程和配置

9 硬件描述语言VHDL基础

9.1 概述

9.2 VHDL程序结构

9.2.1 库和程序包

9.2.2 实体

9.2.3 结构体

9.3 VHDL语言基本元素

9.3.1 标识符

9.3.2 数据对象

9.3.3 数据类型

9.3.4 运算符

9.3.5 属性

9.3.6 在门级描述电路

9.4 进程（PROCESS）

9.5 顺序语句

9.5.1 信号赋值语句

9.5.2 IF语句

9.5.3 CASE语句

9.5.4 LOOP语句

9.5.5 变量赋值语句

9.5.6 WAIT语句

9.5.7 NULL语句

9.6 并行语句

9.6.1 普通信号赋值语句

9.6.2 条件信号赋值语句

9.6.3 选择信号赋值语句

9.6.4 元件声明和例化语句

9.6.5 生成语句

习题

10 用VHDL描述数字电路模块

10.1 组合电路的描述

10.1.1 加法器

10.1.2 译码器

10.1.3 比较器

10.1.4 移位器

10.1.5 三态缓冲器

10.2 时序电路的描述

10.2.1 锁存器

10.2.2 触发器

10.2.3 寄存器

10.2.4 计数器

10.2.5 分频器

10.2.6 序列信号发生器

10.3 状态机的描述

10.3.1 三进程状态机描述

10.3.2 状态机中状态的编码

10.3.3 带定时的状态机

习

11 寄存器传输级设计

11.1 寄存器传输级设计的特点

11.1.1 RTL设计的电路结构

11.1.2 RT运算和数据通路

11.2 RTL设计方法

11.2.1 从算法到ASM图

11.2.2 从ASM图到ASMD图

11.2.3 从ASMD图到FSMD图

11.3 设计举例

11.3.1 重复累加型乘法器

11.3.2 改进的重复累加型乘法器

11.3.3 移位累加型乘法器

11.3.4 改进的移位累加型乘法器

习题

12 一个简单的可编程处理器

12.1 概述

12.1.1 专用处理器和可编程处理器

12.1.2 RISC处理器和CISC处理器

6目录

12.2 可编程RISC处理器基本结构

12.2.1 数据通路结构

12.2.2 控制通路结构

12.3 设计一个简单的RISC处理器

12.3.1 指令集

12.3.2 数据通路设计

12.3.3 控制通路设计

12.3.4 处理器VHDL模型

12.4 指令集扩展的RISC处理器

12.4.1 指令集扩展

12.4.2 数据通路

12.4.3 控制通路

12.5 处理器的进一步扩展和改进

12.5.1 指令集扩展

12.5.2 性能改进

习题

13 模数和数模转换

13.1 概述

13.2 模数转换

13.2.1 模数转换基本原理

13.2.2 模数转换器的性能指标

13.3 常见的ADC结构

13.3.1 并行比较型ADC

13.3.2 逐次逼近型ADC

13.3.3 - ?型ADC

13.4 数模转换

13.4.1 数模转换基本原理

13.4.2 数模转换器的性能指标

13.5 常见的DAC结构

13.5.1 权电阻型DAC

13.5.2 R-2R倒T型电阻网络DAC

习题

参考文献